第128章 “盘古”再突破 － 逻辑综合的曙光[第2页/共3页]

就在启明芯的最高决策层为如何有效操纵澎湃而来的现金流而停止计谋擘画的同时，公司内部那支负担着“核兵器”研发重担的“盘古”EDA团队，再次传来了令人奋发的冲破性停顿！这一次，他们霸占的目标，是比布局布线（P&R）更靠前、一样被视为EDA流程“三大支柱”之一的核心环节——逻辑综合（Logic Synthesis）。

林轩浅笑着点点头：“志远说得对，成绩值得必定，但我们不能高傲骄傲。逻辑综合是EDA流程的重中之重，‘女娲’的冲破为我们后续打造全流程自主东西链奠定了坚固的根本。下一步，要持续投入资本，晋升‘女娲’的鲁棒性、易用性，并尽快将其与‘盘古’P&R引擎停止协同优化，摸索‘物理综合’（Physical Synthesis）等更先进的设想体例学。”

这证了然，启明芯自研的逻辑综合引擎，在核默算法和优化才气上，已经具有了与天下顶级贸易东西一较高低的气力！乃至在某些方面（如此案例中表现出的低功耗优化才气，这恰好是林轩当初“提示”的DC能够存在的缺点之一）已经实现了超出！

在一个内部技术评审会上，卖力“女娲”项目标架构师冲动地向林轩、李志远以及技术委员会的其他成员揭示着对比测试成果：

逻辑综合，是将芯片设想工程师用硬件描述说话（如Verilog或VHDL）编写的、描述电路逻辑服从的RTL（存放器传输级）代码，主动地、优化地转换为由与门、非门、或门、触发器等根基逻辑单位（Standard Cells）构成的门级网表（Gate-Level Netlist）的过程。这个过程的质量，直接决定了终究芯片的机能（速率）、功耗和面积（本钱）——也就是业界常说的PPA（Performance, Power, Area）。耐久以来，逻辑综合市场几近被Synopsys公司的旗舰产品Design Compiler（DC）所把持，其技术壁垒之高，算法之庞大，令无数试图应战者望而却步。

陈家俊更是镇静地拍着李志远的肩膀：“志远！你们EDA团队真是我们启明芯的宝贝啊！有了‘女娲’，我们今后设想芯片就更有底气了！本钱能降，机能能升，功耗还能更低！”

“盘古”P&R引擎的小试牛刀，再加上“女娲”逻辑综合引擎的曙光初现，标记取启明芯在自主EDA这条最艰巨但也最具计谋代价的门路上，再次迈出了坚固而关头的一大步。自研核心东西带来的“效力反动”，正开端从后端物理实现向上游前端逻辑设想渗入，其产生的“化学反应”和“叠加效应”，将为启明芯将来的技术发作和市场扩大，注入源源不竭的、独一无二的核心动力。

PPA三大目标，全面超出了业界标杆Design Compiler！固然抢先的幅度还不算特别庞大，并且这还只是在一个特定的测试案例上获得的成果，但其意义却非同凡响！

他看向在场的统统技术卖力人：“‘盘古’的P&R，‘女娲’的综合，再加上我们正在预研的STA和情势考证……我但愿，在将来两到三年内，启明芯能够真正具有一套属于本身的、从RTL到GDSII的全流程、高机能、智能化的数字芯片设想平台！到当时，我们的研发效力和技术壁垒，将是任何合作敌手都没法企及的！”